世界各地的研究人員都在不斷尋找延長(zhǎng)摩爾定律的新方法?，F(xiàn)在，普渡大學(xué)的研究人員為此找到了另一種方法：將原子層沉積技術(shù)用于氧化銦基晶體管。

　　寬帶隙氧化物半導(dǎo)體在光電器件、平板顯示器、太陽(yáng)能電池、OLED（有機(jī)發(fā)光二極管）和柔性透明電子產(chǎn)品中越來(lái)越受歡迎。這是因?yàn)檫@種獨(dú)特的半導(dǎo)體材料類(lèi)別表現(xiàn)出優(yōu)異的導(dǎo)電性和光學(xué)透明度。

　　現(xiàn)在，普渡大學(xué)埃爾莫爾家族電氣與計(jì)算機(jī)工程學(xué)院的一組研究人員找到了一種使用氧化銦半導(dǎo)體和一種稱(chēng)為原子層沉積的技術(shù)開(kāi)發(fā)更小、性能更高的晶體管的方法。

　　這項(xiàng)研究如何在擴(kuò)展未來(lái)晶體管技術(shù)方面擴(kuò)展摩爾定律？

　　透明導(dǎo)電氧化物呈上升趨勢(shì)

　　為了探討這個(gè)問(wèn)題，討論為什么氧化銦是普渡大學(xué)研究人員成功的關(guān)鍵因素可能是有用的。

　　氧化銦（In2O3）、氧化鋅和氧化鎘等氧化物半導(dǎo)體具有大的帶隙，因此在可見(jiàn)光范圍內(nèi)是透明的。因此，這些材料也被稱(chēng)為透明導(dǎo)電氧化物 (TCO)。

　　如今，大多數(shù)晶體管都是基于硅的，硅材料的原子尺寸約為 0.2 納米。如果我們將晶體管的寬度縮小到幾納米以下，薄膜的導(dǎo)電性將可以忽略不計(jì)，并且無(wú)法處理高電流密度。另一方面，TCO 可以進(jìn)行重?fù)诫s以實(shí)現(xiàn)高導(dǎo)電性。它們的光學(xué)特性也可以通過(guò)調(diào)節(jié)載流子濃度來(lái)調(diào)節(jié)。此外，它們可以生長(zhǎng)成薄膜和許多其他晶體結(jié)構(gòu)。

　　最近，對(duì)氧化銦半導(dǎo)體的研究越來(lái)越受到關(guān)注，因?yàn)樗鼈兛梢詰?yīng)用于后端（BEOL）兼容晶體管以進(jìn)行三維集成。BEOL 是晶圓的第二部分，包括觸點(diǎn)、電介質(zhì)、金屬、用于互連器件（如晶體管、電容器和電阻器）的鍵合點(diǎn)。

　　原子層沉積

　　雖然In 2 O 3比其他氧化物半導(dǎo)體具有更高的電子遷移率，但是通過(guò)物理氣相沉積（PVD）方法沉積的In2O3薄膜會(huì)導(dǎo)致電性能不穩(wěn)定。由于它們的高電子密度，在零柵極偏壓下很難抑制漏極電流或截止電流。

　　原子層沉積 (ALD) 技術(shù)克服了在生成 In 2 O 3薄膜方面的這些限制。

　　ALD 可以將原子薄膜材料沉積到基板上。該技術(shù)涉及將基材表面暴露于交替的前體，即在化學(xué)反應(yīng)中產(chǎn)生另一種化合物的化合物。在 ALD 的每個(gè)交替循環(huán)中，前體與表面發(fā)生反應(yīng)。然后，它確保在使用表面上的所有反應(yīng)位點(diǎn)時(shí)反應(yīng)停止。

　　ALD 方法可以重復(fù)多次以獲得所需的薄膜厚度。通常，ALD 是在較低溫度下進(jìn)行的，因?yàn)榛暮艽嗳酰腋邷赝ǔ?huì)導(dǎo)致生長(zhǎng)速度不佳。

　　普渡大學(xué)研究人員通過(guò)

　　縮小晶體管推進(jìn)半導(dǎo)體設(shè)計(jì)

　　在最近發(fā)表在Nature Electronics上的一項(xiàng)研究中，Purdue 的研究人員報(bào)告了高性能氧化銦晶體管，其溝道長(zhǎng)度低至 40nm，在 0.7 V 的低漏源電壓下具有 2.0 A/mm 的高漏極電流。感謝ALD，溝道厚度縮小到 1nm，等效氧化物厚度 (EOT) 為 2.1nm。由于低溝道厚度，晶體管表現(xiàn)出對(duì)短溝道效應(yīng)的免疫力。

　　開(kāi)發(fā)的晶體管的柵極包括：

　　柵極金屬：40nm鎳

　　柵介質(zhì)：5nm氧化鉿

　　半導(dǎo)體通道：1/1.2/1.5nm氧化銦

　　源極和漏極觸點(diǎn)：80nm 鎳

　　據(jù)研究人員稱(chēng)，基于氧化銦的器件是有前途的 BEOL 兼容器件，因?yàn)樗鼈兙哂懈唠娏髅芏群蛯?duì)短溝道效應(yīng)的出色免疫能力。他們進(jìn)一步報(bào)告說(shuō)，設(shè)備性能仍有空間推動(dòng)進(jìn)一步的擴(kuò)展和工藝優(yōu)化。