英特爾可能會(huì)將目光投向新的晶體管設(shè)計(jì)，作為馬其頓騎兵實(shí)現(xiàn)其 2 納米以下制造的愿望。最近公布的一項(xiàng)在線專利似乎為英特爾指明了前進(jìn)的方向，即通過所謂的“堆疊叉板晶體管”來保持摩爾定律的活力。然而，該專利往往是模糊的，而且英特爾沒有聲稱 PPA（功率性能面積）的改進(jìn)。

　　英特爾 Forksheet 晶體管（圖片來源：英特爾）

　　據(jù)這家藍(lán)色巨人稱，新的晶體管設(shè)計(jì)最終可以實(shí)現(xiàn) 3D、垂直堆疊的 CMOS 架構(gòu)，與當(dāng)今最先進(jìn)的三柵極設(shè)計(jì)相比，該架構(gòu)允許增加晶體管數(shù)量。然而，進(jìn)一步縮小晶體管的難度已經(jīng)變得如此之大，甚至英特爾的專利也將這些限制描述為“壓倒性的”——成本、風(fēng)險(xiǎn)和復(fù)雜性現(xiàn)在似乎都超過了潛在的好處。

　　英特爾的專利描述了納米帶晶體管與新的原子薄鍺薄膜配對(duì)的使用，該薄膜充當(dāng)介電壁(dielectric wall)。該壁(WALL)用作層之間的物理分隔，用作p-柵極溝槽和n-柵極溝槽之間的絕緣體。它在每個(gè)垂直堆疊的晶體管層中重復(fù)，這取決于有多少晶體管彼此堆疊。實(shí)際上，這允許 PMOS和 NMOS 器件之間的空間在其功能受到影響之前更加緊密（與沒有wall的情況下它們必須保持相同的效果相比），這意味著英特爾可以將更多的器件放入一個(gè)較小的區(qū)域。結(jié)果，摩爾定律又喘了一口氣。

　　英特爾旱在 2019 年就已經(jīng)開始探索該技術(shù)一一該公司在其電子設(shè)備會(huì)議 (EDM)活動(dòng)中展示了該技術(shù)。然而，無論是在這項(xiàng)專利中，我們都找不到關(guān)于 forksheet 技術(shù)如何提高晶體管密度、性能和功率效率的一些"硬估計(jì)”的具體數(shù)據(jù)。

　　幸運(yùn)的是，英特爾并不是第一家引用這種制造方法的公司。總部位于比利時(shí)的研究小組Imec 在2019 年也宣布開發(fā)出第一個(gè)用于"forksheet設(shè)備"的標(biāo)準(zhǔn)單元模擬結(jié)果。是的，這些forksheet 設(shè)備是英特爾專利的基礎(chǔ)。因此，兩家機(jī)構(gòu)在納米電子學(xué)領(lǐng)域有著密切而長久的聯(lián)系也就不足為奇了。

　　堆疊叉板晶體管的平面圖和橫截面圖。（圖片來源：英特爾）

　　根據(jù) Imec 的第一個(gè)標(biāo)準(zhǔn)單元模擬結(jié)果，當(dāng)應(yīng)用于 2nm 技術(shù)節(jié)點(diǎn)時(shí)，與傳統(tǒng)的納米片方法相比，該技術(shù)可以顯著提高晶體管密度。我們希望在恒定速度下提高 10% 的速度或提高 24% 的能效，同時(shí)“減少 20% 以上的電池面積”。此外，靜態(tài)隨機(jī)存取存儲(chǔ)器 (SRAM) 占用空間（通常構(gòu)成 CPU 的高速緩存并且是芯片面積的最重要貢獻(xiàn)者之一）顯著減少了 30%。

　　與臺(tái)積電宣布的 3nm 節(jié)點(diǎn)相比 5nm 的改進(jìn)：其b性能提升 10% 到 15%（在相同的功率和晶體管數(shù)量下），最多降低 30% 的功率（在相同的時(shí)鐘和復(fù)雜性下），最多 70%邏輯密度增益（適用于內(nèi)核）和高達(dá) 20% 的 SRAM 密度增益。

　　我們必須記住，并不是所有的專利都能夠成為實(shí)際的產(chǎn)品或制造技術(shù)——它們有時(shí)是保護(hù)潛在或試探性投資或研究場所的方法，甚至可以隱喻地?zé)龤Ц偁帉?duì)手在該領(lǐng)域的進(jìn)步。然而，Imec 從 2019 年開始的研究已經(jīng)為 2 納米以下節(jié)點(diǎn)提出了令人印象深刻的可能改進(jìn)，特別是考慮到它在精確的蝕刻分辨率范圍內(nèi)但具有不同的晶體管架構(gòu)時(shí)。所以它是跳轉(zhuǎn)——沒有節(jié)點(diǎn)跳轉(zhuǎn)。

　　英特爾現(xiàn)在有時(shí)間進(jìn)行更多的研究，而且我們現(xiàn)在知道對(duì)堆疊叉板晶體管的研究至少持續(xù)到 2020 年 6 月。而且我們還知道，半導(dǎo)體制造規(guī)劃和研究是令人難以置信的長尾。英特爾首席執(zhí)行官 Pat Gelsinger在 2008 年首次提到10 納米技術(shù)——現(xiàn)在是Intel 7——當(dāng)時(shí)他仍擔(dān)任首席技術(shù)官，理由是他看到了“一條清晰的道路”。這種清晰的方式只有在今年的 Alder Lake 中才真正體現(xiàn)出來，這表明了前沿半導(dǎo)體制造的資本需求。Intel 7 可能來晚了，但 Alder Lake 打破超頻的世界紀(jì)錄。

　　目前尚不清楚英特爾是否會(huì)在 2nm 工藝中選擇堆疊叉板架構(gòu)，或者是否希望更早地獲得其設(shè)計(jì)優(yōu)勢。但英特爾提交了專利申請(qǐng)，這最終意味著該設(shè)計(jì)具有一定的價(jià)值。該公司似乎比我們更了解這項(xiàng)技術(shù)的可行性。